รายชื่อสมาชิกในกลุ่ม ITR1
1.5401103075026 น.ส.ยลดา เรืองพรวิสุทธ์
2.5401103075027 นาย ฉัตรชัย สามบุญเที่ยง
3.5401103075021 นาย เมธา งามผ่อง
4.5401103075047 นาย สิร ปิติวงศธร
5.5401103075022 นาย บดินทร์ มีแววแสง
6.5401103075003 น.ส.วิษณี แจ่มพิศ
7.5401103075035 น.ส.สุนทรี แซ่ด่าน
4.1 หน่วยความจำในเครื่องคอมพิวเตอร์
คุณลักษณะของระบบหน่วยความจำ
ความซับซ้อนของระบบหน่วยความจำสามารถทำให้เข้าใจได้ง่ายขึ้นด้วยการอธบายคุณลักษณะที่สำคัญของระบบหน่วยความจำ
คำว่าสถานที่ (Location) หมายความถึงสถานที่ที่หน่วยความจำอยู่ นั่นคืออยู่ภายในหรือภายนอกเครื่องคอมพิวเตอร์ หน่วยความจำภายในเครื่องคอมพิวเตอร์ (internal memory) มักจะหมายถึง หน่วยความจำหลัก (main memory) แต่อันที่จริงยังควมีหน่วยความจำแบบอื่นอยู่อีกด้วย เช่น โปรเซสเซอร์ต้องการหน่วยความจำเป็นของตัวเองในรูปแบบของรีจิสเรตอร์ (register) และหน่วยควบคุมภายในโปรเซสเซอร์ก็อาจจำเป็นต้องใช้หน่วยความจำของตัวเอง หน่วยความจำทั้งสองแบบนี้จะกล่าวถึงในภายหลัง นอกจากนี้ภายนอกประกอบด้วยอุปกรณ์พ่วงต่อต่างๆ ได้แก่ ดิสก์และเทป ซึ่งโปรเซสเซอร์สามารถอ้างอิงถึงได้โดยผ่านหน่วยควบคุมไอโอ
คุณสมบัติที่ชัดเจนของหน่วยความจำคือ ความจุ (capacity) สำหรับหน่วยความจำภายใน
คุณสมบัติที่เกี่ยวข้องกับความจุคือ หน่วยในการถ่ายเทข้อมูล (unit of transfer) สำหรับหน่วยความจำภายใน หน่วยในการถ่ายเทข้อมูลเท่ากับ จำนวนสายสัญญาณข้อมูลเข้าสู่และออกจากหน่วยความจำ โดยปกติจะมีขนาดเท่ากับความยาวของ word แต่ก็อาจจะมีขนาดใหญ่กว่าก็ได้ เช่น 64, 128 หรือ 256 บิต เพื่อให้เกิดความเข้าใจมากยิ่งขึ้น ขอให้พิจารณานิยามที่เกี่ยวข้องกับหน่วยความจำภายในดังนี้
- Word : หมายถึง หน่วยโครงสร้างโดยธรรมชาติของหน่วยความจำ โดยปกติขนาดของ Word จะเท่ากับจำนวนบิตที่ใช้ในการแสดงค่าของตัวเลข
- Addressable units : หมายถึง หน่วยที่เล็กที่สุดที่สามารถอ้างอิงได้ บางระบบใช้หน่วยเป็น word ในขณะที่หลายระบบใช้หน่วยเป็นไบต์
- Unit of transfer : หมายถึง จำนวนบิตที่อ่านมาจาก หรือบันทึกลงสู่หน่วยความจำในแต่ละครั้ง หน่วยในการถ่ายเทข้อมูลไม่จำเป็นจะต้องเท่ากับ word หรือหน่วยอ้างอิงที่เล็กที่สุด
ความแตกต่างอีกอย่างหนึ่งของหน่วยความจำคือ วิธีการเข้าถึงหน่วยความจำ (method of accessing) ซึ่งมีรายละเอียดดังนี้
- Sequential access : หรือการเข้าถึงหน่วยความจำแบบเรียงตามลำดับ หน่วยความจำมีโครงสร้างประกอบด้วยหน่วยต่างๆ เรียกว่า ระเบียน (record) การเข้าไปอ่านหรือบันทึกข้อมูลจะต้องกระทำเรียงตามลำดับ ข้อมูลเกี่ยวกับตำแหน่งที่อยู่ถูกนำมาใช้ในการแยกตำแหน่งแต่ละระเบียนออกจากกัน และช่วยในกระบวนการอ่านข้อมูล หน่วยบันทึกข้อมูลแบบเทปแม่เหล็ก เป็นตัวอย่างการเข้าถึงหน่วยความจำแบบเรียงตามลำดับ
- Direct access : หรือการเข้าถึงหน่วยความจำแบบโดยตรง กระบวนการอ่านหรือบันทึกข้อมูลจะใช้กลไกที่เหมือนกัน ซึ่งจะเปลี่ยนตำแหน่งจากตำแหน่งที่อยู่ในปัจจุบันไปเป็นตำแหน่งที่ต้องการ โดยข้ามระเบียนข้อมูลที่อยู่ระหว่างกลางไป ทำให้ระยะเวลาที่ใช้ในการเข้าถึงหน่วยความจำแต่ละครั้งนั้น อาจแตกต่างกันมาก
- Random access : หรือการเข้าถึงหน่วยความจำแบบไม่มีลำดับ แต่ละตำแหน่งในหน่วยความจำจะต้องมีกลไกในการกำหนดตำแหน่งเฉพาะที่ไม่มีการซ้ำกัน ซึ่งโดยปกติจะหมายถึงเส้นลวดวงจรไฟฟ้า
- Associative : หรือความเกี่ยวข้อง จัดว่าเป็นการเข้าถึงหน่วยความจำแบบ random access อย่างหนึ่งที่มีการเปรียบเทียบข้อมูลบิตจำนวนหนึ่ง (ที่กำหนดตำแหน่งไว้ล่วงหน้า) กับ word ที่เป็นตัวเลือกจำนวนหนึ่ง (กำหนดไว้ล่วงหน้าเช่นกัน) เพื่อค้นหาตำแหน่งที่สอดคล้องกัน (เปรียบเทียบพร้อมกันทุก word)
จากมุมมองของผู้ใช้ คุณลักษณะที่สำคัญสองประการของหน่วยความจำคือ ความจุ และประสิทธิภาพ มีวิธีการวัดประสิทธิภาพในสามเรื่องดังนี้
- Access time(latency) : สำหรับหน่วยความจำแบบ random access memory ระยะเวลาในการเข้าถึงหน่วยความจำ หมายถึง ระยะเวลาที่ใช้ในการอ่านหรือบันทึกข้อมูลนั่นคือระยะเวลานับตั้งแต่ที่ตำแหน่งข้อมูลได้ถูกส่งมาถึงหน่วยความจำ จนกระทั่งข้อมูลได้ถูกบันทึก หรือพร้อมที่จะถูกส่งกลับมาให้
- Memory cycle time : นิยามนี้ใช้กับหน่วยความจำแบบ random access memory ระยะเวลาวงรอบหน่วยความจำประกอบด้วย ระยะเวลาในการเข้าถึงหน่วยความจำ (access time) รวมกับระยะเวลาอื่นๆ ที่จำเป็นต้องใช้ จนถึงเวลาที่จะเกิดการอ่านหรือบันทึกข้อมูลในครั้งต่ไป
- Transfer rate : หรืออัตราการถ่ายเทข้อมูล หมายถึง อัตราที่ข้อมูลถูกถ่ายทอดเข้าสู่หรือออกจากหน่วยความจำ สำหรับหน่วยความจำแบบ random access memory ระยะเวลานี้เท่ากับ 1/(cycle time) สำหรับหน่วยความจำที่ไม่ใช่ random access memory ระยะเวลานี้จะเท่ากับ
โครงสร้างลำดับขั้นตอนของหน่วยความจำ
เงื่อนไขในการออกแบบหน่วยความจำของเครื่องคอมพิวเตอร์ อาจถูกจัดแบ่งออกได้ด้วยคำถามสามคำถามคือ มีปริมาณเท่าใด และมีราคาเท่าใด
คำถามที่ว่าเครื่องคอมพิวเตอร์ควรจะมีหน่วยความจำเท่าใดนั้น มักจะไม่มีคำตอบที่ชัดเจน ไม่ว่าคอมพิวเตอร์จะมีปริมาณหน่วยความจำเท่าใดก็ตาม โปรแกรมประยุกต์ก็จะถูกพัฒนาให้สามารถใช้หน่วยความจำในปริมาณนั้นได้ทั้งหมดเสมอ ส่วนคำถามที่เกี่ยวข้องกับความเร็วของหน่วยความจำนั้นสามารถให้คำตอบได้ชัดเจนกว่า เพื่อให้เครื่องคอมพิวเตอร์มีประสิทธิภาพสูงที่สุด หน่วยความจำจะต้องสามรถทำงานให้ทันกับโปรเซสเซอร์ คือจะต้องสามรถส่งคำสั่งและข้อมูลให้โปรเซสเซอร์ทำการประมวลผลได้ตลอดเวลา โดยไม่ต้องมีการรอคอยเกิดขึ้น
องค์ประกอบที่สำคัญทั้งสามประการคือ ราคา ปริมาณ และเวลาการเข้าถึงหน่วยความจำได้มีความพยายามในการนำเทคโนโลยีใหม่ๆ เข้ามาใช้อยู่เสมอ แต่องค์ประกอบทั้งสามก็มีความสัมพันธ์กันดังนี้
- การเพิ่มความเร็วในการเข้าถึงข้อมูล จะทำให้หน่วยความจำมีราคาสูงขึ้น
- ปริมาณหน่วยความจำเพิ่มขึ้น จะทำให้ราคาต่อหน่วยลดลง
- ปริมาณหน่วยความจำเพิ่มขึ้น จะทำให้เสียเวลาในการเข้าถึงข้อมูลในหน่วยความจำมากขึ้น
ลักษณะพื้นฐานของหน่วยความจำ Cache
หน่วยความจำ cache สร้างขึ้นมาด้วยวัตถุประสงค์ที่จะให้เป็นหน่วยความจำที่ทำงานได้เร็วที่สุดเท่าที่เทคโนโลยีดีที่สุดในขณะนั้นจะทำได้ ในเวลาเดียวกันก็ต้องการให้มีขนาดใหญ่ที่สุดในราคาที่ไม่แพงจนเกินไปนัก แนวความคิดนี้ได้แสดงในเครื่องคอมพิวเตอร์มีหน่วยความจำหลักที่มีความเร็วต่ำ(เมื่อเปรียบเทียบกับความเร็วของซีพียู) ที่มีปริมาณมาก และมีหน่วยความจำ cache ที่เร็วกว่าแต่มีขนาดเล็กกว่า โดยปกติหน่วยความจำ cache จะเก็บสำเนาของข้อมูลบางส่วนในหน่วยความจำหลักเอาไว้ เมื่อโปรเซสเซอร์ต้องการอ่านข้อมูลจำนวนหนึ่ง word ในหน่วยความจำ ข้อมูลส่วนนั้นจะถูกตรวจสอบว่ามีอยู่ใน cache หรือไม่ ถ้ามีอยู่ก็จะนำข้อมูลใน cache ไปใช้ ถ้าไม่มีอยู่ก็จะเกิดการคัดลอกสำเนาข้อมูลหนึ่งบล็อก จากหน่วยความจำหลักมายัง cache แล้วจึงนำ word ที่ต้องการส่งต่อไปให้โปรเซสเซอร์ในภายหลังเนื่องจากปรากฏการณ์การอ้างอิงในพื้นที่เดียวกัน (locality of reference) จะทำให้การอ้างอิงข้อมูลในหน่วยความจำครั้งต่อๆ ไปเป็นการอ้างอิงที่เดิม หรือตำแหน่งที่ใกล้เคียงจุดเดิมดังนั้นการคัดลอกข้อมูลหนึ่งบล็อกจากหน่วยความจำหลักมายัง cache จะสามารถถูกนำมาใช้งานได้ในระยะหนึ่ง ก่อนที่จะมีการคัดลอกข้อมูลในครั้งต่อไป
4.2 ลักษณะพื้นฐานของหน่วยความจำ Cache
หน่วยความจำ cache สร้างขึ้นมาด้วยวัตถุประสงค์ที่จะให้เป็นหน่วยความจำที่ทำงานได้เร็วที่สุดเท่าที่เทคโนโลยีดีที่สุดในขณะนั้นจะทำได้ ในเวลาเดียวกันต้องการให้มีขนาดใหญ่ที่สุดที่ไม่แพงจนเกินไปนัก
มีหน่วยความจำ cache ที่เร็วกว่าแต่มีขนาดเล็กกว่า โดยปกติหน่วยความจำ cahe จะเก็บสำเนาของข้อมูลบางส่วนในหน่วยความจำหลักเอาไว้ เมื่อโปรเซสเซอร์ต้องการอ่านข้อมูลจำนวนหนึ่ง word ในหน่วยความจำ ข้อมูลส่วนนั้นจะถูกตรวจสอบว่ามีอยู่ใน cache หรือไม่ ถ้ามีอยู่ก็จะนำข้อมูลใน cache ไปใช้ ถ้าไม่มีอยู่ก็จะเกิดการคัดลอกสำเนาข้อมูลหนึ่งบล็อก จากหน่วยความจำหลักมายัง cache แล้วจึงนำ word ที่ต้องการส่งไปให้โปรเซสเซอร์ในภายหลัง
รูป 4.4 แสดงโครงสร้างของหน่วยความจำ cache และหน่วยความจำหลัก หน่วยความจำหลักประกอบด้วย ที่เก็บข้อมูลจำนวน 2 words ที่สามารถถูกอ้างอิงได้ โดยที่แต่ละ word จะมีหมายเลขที่อยู่เป็นเลขฐานสองจำนวน n-bit เป็นหมายเลขเฉพาะตัวเอง
รูป 4.5 การอ่านข้อมูลจากหน่วยความจำ cache
4.3 องค์ประกอบในการออกแบบ Cache
หัวข้อนี้กล่าวถึง เรื่องทั่วไปเกี่ยวกับองค์ประกอบที่เข้ามาเกี่ยวข้องในการออกแบบ cache และรายงานผลที่เกิดขึ้นให้ทราบ
ขนาดของ Cache
องค์ประกอบตัวแรกคือ ขนาดของ cache(cache size) ซึ่งได้กล่าวไปบ้างแล้ว โดยทั่วไปนักออกแบบต้องการให้ cache มีขนาดเล็กเพียงพอที่จะทำให้ราคาเฉลี่ยต่อบิตนั้นใกล้เคียงกับราคาของหน่วยความจำหลัก และต้องการให้มีขนาดใหญ่เพียงพอ เพื่อให้ค่าเฉลี่ยของเวลาในการเข้าถึงข้อมูลใกล้เคียงกับระยะเวลาในการเข้าถึงข้อมูลของ cache
ฟังก์ชันแม็บปิง
เนื่องจาก cache มีช่องสัญญาณน้อยกว่าจำนวนบล็อกในหน่วยความจำหลัก จึงจำเป็นต้องมีอัลกอริทึม สำหรับการกำหนดตำแหน่งหน่วยความจำของแต่ละบล็อก ไปยังช่องสัญญาณใน cache เรียกว่า การแม็บปิง (mapping) นอกจากนี้ ยังต้องมีวิธีการสำหรับการตรวจสอบว่าบล็อกใดที่ยังคงเก็บไว้ในช่องสัญญาณ cache
การจัดโครงสร้างภายใน cache แบบที่ง่ายที่สุดเป็นแบบ ไดเร็กแม็บปิง (Direct mapping) ซึ่งจะกำหนดตำแหน่งของแต่ละบล็อกไว้ที่ตำแหน่งของสัญญาณ cache ที่เดิมเสมอ ไม่มีการเปลี่ยนแปลง
เมื่อ
i คือ หมายเลขช่องสัญญาณ cache
j คือ หมายเลขบล็อก
m คือ จำนวนช่องสัญญาณของ cache
แอสโซซิเอทีฟแม็บปิง (Associative mapping) ได้แก้ปัญหาของไดเร็กแม็บปิงโดยยินยอมให้หน่วยความจำแต่ละบล็อก สามารถถูกอ่านเข้ามาไว้ใน cache ช่องใดก็ได้ในกรณีนี้ในการแปลงตำแหน่งที่อยู่จะแบ่งออกเป็นสองส่วนคือ ป้ายบอกตำแหน่ง (tag) และตำแหน่งของ word ป้ายบอกตำแหน่งใช้ในการบอกหมายเลขบล็อกของหน่วยความจำหลักการตรวจสอบว่าบล็อกนั้นอยู่ใน cache หรือไม่ ยังคงใช้วิธีการเดิมคือ การเปรียบเทียบค่าของป้ายบอกตำแหน่งที่มากับข้อมูล กับค่าของป้ายบอกตำแหน่งที่เก็บอยู่ใน cache ดังนั้นจึงไม่มีการตรวจสอบหมายเลขช่องสัญญาณใน cache ค่าต่างๆ สรุปได้ดังนี้
- ความยาวของหมายเลขตำแหน่งที่อยู่ (address length) = (s+w) บิต
- จำนวน word (หรือ ไบต์) ในหน่วยความจำหลัก = 2s+w word
- ขนาดของบล็อก = 2w words (หรือ ไบต์)
- จำนวนบล็อกในหน่วยความจำหลัก
- จำนวนช่องสัญญานใน cache = ไม่มีการกำหนดตายตัว
- ขนาดของป้ายบอกตำแหน่ง = s บิต
เซ็ตแอสโซซิเอทีฟแม็บปิง (Set associative mapping) เป็นวิธีการผสมที่ได้นำข้อดีของทั้งไดเร็กแม็บปิง และแอสโซซิเอทีฟแม็บปิงมาใช้ ในขณะที่พยายามลดข้อด้อยให้มีผลกระทบน้อยลง ในกรณีนี้ หน่วยความจำ cache จะถูกแบ่งออกเป็นเซตจำนวน v เซ็ต แต่ละเซ็ตประกอบด้วยช่องสัญญาณจำนวน k ช่อง สรุปความสัมพันธ์ได้ดังนี้
M = v x k
I = j modulo v
เมื่อ
I = หมายเลขเซ็ตใน cache
J = หมายเลขบล็อกในหน่วยความจำหลัก
M = จำนวนช่องสัญญาณใน cache
4.3 อัลกอริทึมการแทนที่
เมื่อข้อมูลลบบล็อกใหม่ถูกอ่านขึ้นมาจากหน่วยความจำ หนึ่งในบล็อก หนึ่งในบล็อกเดิมที่ถูกอ่านเข้ามาไว้ใน cache จะต้องถูกแทนที่ด้วยบล็อกใหม่ สำหรับไดเร็กแม็บปิงจะมีช่องสัญญาณเพียงช่องเดียวเท่านั้นที่จะเป็นที่อยู่ใน cache สำหรับข้อมูลแต่ละบล็อก จึงไม่จำเป็นต้องคิดหาวิธีการแทนที่ใด ๆ แต่สำหรับการแทนที่ (Replacement algorithm) มาใช้งาน เพื่อตอบสนองความรวดเร็วในการทำงาน วิธีการที่นิยมนำมาใช้กันโดยทั่วไปมี 4 วิธี
1 วิธีแอลอาร์ยู (Least recently used;LRU) เป็นวิธีนำบล็อกใหม่มาแทนที่บล็อกเก่าที่ถูกเก็บไว้ในแคช เป็นเวลานานที่สุด โดยที่มีการนำไปใช้งานน้อยที่สุด สำหรับ 2-way set associative
2 วิธีแบบเข้าคิว (First-in-First-out;FIFO) เป็นวิธีทดแทนบล็อกที่ถูกอ่านขึ้นมานานมากที่สุด
3 วิธีแบบแอลเอฟยู (Lease frequently used;LFU) เป็นวิธีทำการทดแทนบล็อกที่ถูกอ้างอิงเป็นจำนวนครั้งน้อยที่สุด การสร้างขึ้นมาใช้งานจำเป็นจะต้องมีตัวนับการใช้งานข้อมูลแต่ละช่องสัญญาณ เพื่อหาช่องสัญญาณที่มีการนำมาใช้งานน้อยที่สุด
4 วิธีการสุ่ม (random) เป็นวิธีเลือกช่องสัญญาณที่จะถูกทดแทนด้วยวิธีการสุ่มหมายเลขช่องสัญญาณขึ้นมาในแต่ละครั้งที่มีความต้องการเกิดขึ้น
นโยบายการบันทึกลงหน่วยความจำหลัก
- Write through : เป็นวิธีที่ง่ายที่สุด ทุกครั้งที่มีการบันทึกข้อมูลลงในแคช จะถูกบันทึกในหน่วยความจำหลักทันที โดยข้อมูลในหน่วยความจำหลักและทุกส่วนของแคชจะมีค่าเท่ากันเสมอ อุปกรณ์อื่นที่มีการเชื่อมต่อระหว่างโปรเซสเซอร์และแคช จะคอยปรับปรุงข้อมูลให้สอดคล้องกับข้อมูลในหน่วยความจำหลักเสมอ ข้อเสียคือ อาจเกิดจุดปัญหาคอขวดของระบบได
- Write back : เป็นวิธีบันทึกบันทึกข้อมูลภายหลัง ซึ่งช่วยลดจำนวนครั้งในการบันทึกข้อมูลลงหน่วยความจำหลักให้เหลือน้อยที่สุด ปล่อยให้มีการปรับปรุงแก้ไขข้อมูลเกิดขึ้นในแคชเท่านั้น เรียกว่า Update บิต ซึ่งเมื่อมีการแก้ไขข้อมูลในบล็อกจะถูกแทนที่ด้วยข้อมูลบล็อกใหม่ และจะบันทึกลงสู่หน่วยความจำหลักเมื่อบิตมีค่าเปลี่ยนไปจากเดิมเท่านั้น ข้อเสียคือ ข้อมูลในแคชและหน่วยความจำหลักอาจไม่เหมือนกัน อุปกรณ์ I/O ต้องติดต่อหน่วยความจำหลักผ่านแคชเท่านั้น ทำให้วรจรทำงานซับซ้อน และอาจเกิดจุดปัญหาคอขวดของระบบได้
ขนาดของบล็อกในแคช
บล็อกที่มีขนาดใหญ่จะลดจำนวนบล็อกที่จะสามารถอ่านเข้ามาเก็บไว้ในแคช เนื่องจากบล็อกใหม่ที่อ่านเข้ามาจะถูกบันทึกแทนที่บล็อกข้อมูลเก่าที่มีอยู่ก่อนหน้า ดังนั้นยิ่งมีจำนวนบล็อกน้อยลงก็จะยิ่งทำให้บล็อกเก่าถูกลบทิ้งเร็วขึ้น อีกทั้งถ้าบล็อกมีขนาดใหญ่ขึ้น ข้อมูลที่อ่านเข้ามาเพิ่มขึ้นจะยิ่งอยู่ในตำแหน่งที่ห่างไกลจากตำแหน่งข้อมูลที่กำลังถูกเรียกใช้งานมากยิ่งขึ้น ซึ่งเป็นการขัดต่อกฎการอ้างอิงพื้นที่ใกล้เคียงดังนั้นจึงมีโอกาสที่จะถูกนำมาใช้งานน้อยลง
ความสัมพันธ์ระหว่างขนาดของบล็อก และอัตราการค้นพบข้อมูลที่ต้องการในแคช (hit ratio) ขึ้นอยู่กับลักษณะการทำงานของแต่ละโปรแกรมเป็นหลัก โดยบล็อกขนาด 8-32 ไบต์เหมาะสมสำหรับงานทั่วไป และขนาด 64-128 ไบต์นั้นเหมาะสมกับเครื่องคอมพิวเตอร์ความสามารถสูง
จำนวนของ Cache
แคชที่มีหลายลำดับชั้น
แคชที่อยู่บนชิพ (On-chip cache) หรือที่เรียกว่าแคช L1
แคชภายนอก ที่เรียกว่าแคช L2
การใช้งานแคชแบบเก็บข้อมูลรวมหรือแยก ถ้าใช้แบบรวมข้อมูลจะมีข้อดีคือ
การเก็บแบบรวมจะมีอัตราการพบข้อมูลมากกว่าการเก็บแบบแยก
การออกแบบและการนำไปใช้งานในการเก็บแบบรวมจะง่ายกว่าการเก็บแบบแยก
แนวโน้มการเก็บข้อมูลจะมุ่งไปทางการเก็บแบบแยก ซึ่งมีข้อดีตรงที่ช่วยลดการแข่งขันของแคชในการนำข้อมูลเข้าและแปลข้อ
Cache แบบหลายระดับ
ปัจจุบันมีการนำแคชทั้งสองชนิดมาใช้งานร่วมกัน และเรียกโครงสร้างประเภทนี้ว่าแคช 2 ระดับ โดยแคชระดับที่ 1 (cache L1) หมายถึง on-chip cache และระดับที่ 2 (cache L2) หมายถึง แคชภายนอก
การนำ cache L2 มาใช้ เนื่องจากเมื่อโปรเซสเซอร์ไม่สามารถหาข้อมูลได้จาก cache L1 ก็จะเกิดการอ้างอิงไปที่หน่วยความจำหลักผ่านบัสหลักของระบบคอมพิวเตอร์ ซึ่งเสียเวลานานมากและทำให้ทั้งระบบมีประสิทธิภาพการทำงานลดลง การนำ cache L2 มาใช้ ข้อมูลส่วนหนึ่งจะถูกพบที่นี่ ซึ่งช่วยให้การเข้าถึงข้อมูลนั้นเร็วมากกว่าการเข้าถึงหน่วยความจำหลักโดยตรง โดยเฉพาะถ้าชิพที่นำมาสร้าง cache L2 เป็นแบบ SRAM ที่มีความเร็วเท่ากับบัสแล้ว ข้อมูลในนี้จะถูกนำส่งโปรเซสเซอร์ได้โดยไม่มีการรอจังหวะสัญญาณนาฬิกา (zero – wait state transaction) เกิดขึ้นเลยซึ่งเป็น cache L2 ชนิดที่เร็วที่สุด
การออกแบบแคช 2 ระดับสำหรับใช้งานมีข้อสังเกต 2 ประการ
1. สำหรับ cache L2 มักไม่เชื่อมโยงเข้ากับบัสหลัก แต่จะมีบัสแยกต่างหาก (local bus) ที่เชื่อมโยง cache L2 เข้ากับโปรเซสเซอร์โดยตรง ทั้งนี้เพื่อเป็นการลดปริมาณข้อมูลที่จะต้องผ่านบัสหลัก
2. สำหรับลดขนาดของอุปกรณ์ภายในโปรเซสเซอร์ให้เล็กลง โดยบรรจุ cache L2 เข้าไปไว้ในชิพโปรเซสเซอร์เช่นเดียวกับ cache L1 ซึ่งจะช่วยเพิ่มประสิทธิภาพให้สูงขึ้น
แคชแบบ Unified (Unified Cache) และแบบ Split (Split Cache)
1. Unified Cache สำหรับเก็บได้ทั้งข้อมูลและคำสั่งปนกัน
ข้อดีของ Unified cache
· สามารถรักษาสมดุลระหว่างการเรียกใช้คำสั่งและข้อมูลได้โดยอัตโนมัติ คือหากมีการเรียกใช้คำสั่งมากกว่าข้อมูล แคชก็จะถูกบันทึกไว้ด้วยคำสั่งในปริมาณที่มากกว่าข้อมูล และในทางกลับกันแคชจะมีข้อมูลมากกว่าคำสั่งถ้าโปรแกรมที่กำลังทำงานอยู่นั้นอ้างอิงข้อมูลจำนวนมากโดยใช้คำสั่งซ้ำๆ
· การออกแบบและสร้างง่ายกว่าเพราะไม่ต้องแยกชนิดของแคช
2 . Split Cache สำหรับเก็บคำสั่งและสำหรับเก็บข้อมูลออกจากกัน
ข้อดีของ Split cache
ช่วยกำจัดความคับคั่งของแคช ระหว่างหน่วยที่ดึงและแปลความหมายคำสั่ง (instruction prefetcher) และหน่วยที่ทำการประมวลผล (execution unit) ซึ่งเป็นสิ่งทีสำคัญมากในการออกแบบคำสั่งแบบไปป์ไลน์ (pipelined instruction) คือ โดยปกติโปรเซสเซอร์จะดึงคำสั่งเข้ามาล่วงหน้าและคอยเติมบัฟเฟอร์หรือไปป์ไลน์ด้วยคำสั่งที่จะประมวลผลให้ต่อเนื่องอยู่เสมอ ในกรณีที่ใช้ unified cache เมื่อการประมวลผลมีการอ้างอิงถึงการอ่านหรือบันทึกข้อมูลลงในหน่วยความจำ ความต้องการนี้จะถูกส่งไปที่ unified cache ถ้าในเวลาเดียวกัน หน่วยที่ดึงและแปลความหมายคำสั่งก็ออกคำสั่งให้ unified cache อ่านคำสั่งต่อไปเข้ามา ก็จะถูกสั่งให้หยุดรอเป็นการชั่วคราว เพื่อรอให้การส่งข้อมูลไปยังหน่วยประมวลผลเสร็จสิ้นก่อนจึงจะส่งคำสั่งต่อไปให้ ปัญหาความคับคั่งในการใช้งานนี้ จะลดประสิทธิภาพการทำงานของไปป์ไลน์ลงไปอย่างมาก ซึ่ง split cache สามารถแก้ปัญหานี้ได้
4.4 – 1 โครงสร้างของ Cache ใน Pentium 4
วิวัฒนาการของการพัฒนาหน่วยความจำ Cache สามารถเห็นได้ชักเจนจากวิวัฒนาการของไมโครโปรเซสเซอร์จากบริษัทอินเทลโปรเซ็สเซอร์
รูป 4.13แสดงโครงสร้างแบบง่ายๆของ Pentium 4 โดยเน้นที่ Cache ทั้งสามส่วนแกนหลักของโปรเซสเซอร์ประกอบด้วยส่วนสำคัญดังนี้
- Fetch/decode unit ทำหน้าที่เป็นหน่วยดึงคำสั่งเข้ามาจาก L2 cache
- Out-of-order execution logic การจัดตะรางการทำงานของ micro-operation นั้นขึ้นอยู่กับ data dependencies และการใช้งานทรัพยากร
- Execution units ทำหน้าที่ประมวลผลคำสั่ง micro-operation ดึงข้อมูลที่เกี่ยวข้องจาก L1 data cache และเก็บผลลัพธ์ไว้ในรีจิสเตอร์เป็นการชั่วคราว
- Memory subsystem หน่วยนี้ประกอบด้วย L2 cache และบัสหลักซึ้งใช้ในการเข้าถึงหน่วยความจำหลักเมื่อคำสั่งหรือข้อมูลที่ต้องการไม่มีอยู่ใน L1 และ L2 Cache รวมทั้งการติดจ่อกับหน่วยไอโอของระบบ
โครงสร้าง Cache สำหรับคำสั่ง (instruction cache) ของโปรเซสเซอร์ Pentium 4 แตกต่างจากโครงสร้างที่ใช้ใน Pentium รุ่นก่อนหน้าและโปรเซสเซอร์อื่นทั่วไป
หน่วยความจำ data cache ใช้ในนโยบายการบันทึกข้องมูลแบบ write-back นั้นคือข้อมูลใน Cacheจะถูกบันทึกลงในหน่วยความจำ
การควบคุม L1 data Cache นั้นกระทำผ่านข้อมูลจำนวน 2บีตที่เก็บอยู่ในรีจิสเตอร์สำหรับการควบคุมคือ CD และ NW ซึ่งมีค่าต่างๆดังที่แสดงในตราง 4.4 นอกจานี้ยังมีคำสั่งของ Pentium 4 อีกสองคำสั่งเพื่อใช้ในการ
ควบคุมข้อมูลใน CacheคือINVD ซึ่งจะบังคับให้บันทึกข้อมูลใน Cache ลงหน่วยความจำหลัก และส่งสัญญาณอย่างเดียวกันนี้ไปยัง L2 Cache เพื่อทำงานอย่างเดียวกันและ WBINVD ซึ่งจะสั่งการให้ใช้วิธีการ write back พร้อมกับการบังคับให้มีการบันทึกใน Cache ลงในหน่วยความจำหลัก และสั่งต่อไปให้ L2 Cache เพื่อให้ทำงานอย่าเดียวกัน
4.4 – 2 โครงสร้างของ Cache ใน PowrerPC
โครงสร้าง cache ของโปรเซสเซอร์ PowerPC แสดงให้เห็นถึงความเกี่ยวข้องกับโครงสร้างทั้งหมดของโปรเซสเซอร์ในตระกูลนี้ ในการพัฒนาประสิทธิภาพอย่างไม่หยุดยั้งอันเป็นความตั้งใจของนักออกแบบทุกคน ตาราง 4.5 แสดงให้เห็นถึงความก้าวหน้าในการพัฒนานี้เริ่มต้นจาก 601 ซึ่งเป็นโมเดลแรก ประกอบด้วย cache รวมขนาด 32 Kbytes แบบ 8-way เซ็ตแอสโซซิเอทิฟ รุ่น 603 มีโครงสร้าง RISC ที่ซับซ้อนมากขั้นแต่มี cache ขนาดเล็กลงคือ 16 Kbytes สำหรับคำสั่ง ซึ่งเป็นแบบ 2-way เซ็ตแอสโซซิเอทีฟทั้งสองชนิด ทำให้ 603 มีความสามารถระดับเดียวกับ 601 แต่มีราคาถูกลง รุ่น 604 และ 620 เพิ่มขนาดของ cache เป็นสองเท่าทั้งสองส่วน โปรเซสเซอร์ G3 และ G4 มี L1 cache ขนาดเท่ากับรุ่น 620
ตาราง 4.5 หน่วยความจำ cache ภายใน PowerPC
Model Size Bytes/Line Organization
PowerPc601 1 32-Kbyte 32 8-way set associative
PowerPc603 2 8-Kbyte 32 2-way set associative
PowerPc604 2 16-Kbyt e 32 4-way set associative
PowerPc620 2 32-Kbyte 64 8-way set associative
PowerPc G3 2 32-Kbyte 64 8-way set associative
PowerPc G4 2 32-Kbyte 32 8-way set associative
รูป 4.14 แสดงภาพโครงสร้างของ PowerPC G4 โดยเน้นที่ตำแหน่งของ cache ทั้งสองส่วน หน่วยประมวลผล (execution unit) ประกอบด้วย integer arithmetic and logic unit จำนวน 2 หน่วยซึ่งสามารถทำงานได้พร้อมกัน และ floating-point unit จำนวน 1 หน่วยที่มีรีจิเตอร์ ตัวคูณ (multiplier) ตัวบวก (adder) และตัวหาร (divider) เป็นของตนเอง หน่วย data cache จะป้อนข้อมูลทั้งที่เป็น integer และ floating-point ผ่านหน่วย load/store ส่วน instruction หน่วย L1 cache จัดโครงสร้างแบบ 8-way เซ็ตแอสโซซิเอทิฟ และ L2 cache จัดโครงสร้างแบบ 2-way เซ็ตแอสโซซิเอทิฟที่มีขนาด 256Kyte,512Kyte, หรือ 1 Mbyte
